


特集③

シリコン半導体デバイス研究に対する大学の関わり



材料・製造技術ユニット 奥和田久美

1. はじめに

シリコン系半導体デバイスの研究は、すでにnmオーダーの領域にあり、数々のナノテクノロジー研究の中でも最も微細な領域にあると言える。このような微細化による高集積化は、シリコンの原子サイズという物理的限界が見えつつあるにもかかわらず、2020～2030年頃まではこれまでのペースを保ちながら進んでいくのではな

いかと期待されている。今後ますます発展するであろう情報化社会は、半導体デバイス発展の足踏みを容認するはずが無く、世界的には引き続き高い産業成長率が予想されている。

かつて1980年代後半から90年代にかけての一時期、日本のシリコン半導体デバイス研究は世界の先頭を走り、国内の他の多くの産

業のテクノロジードライバーでもあった。しかし現在、その状況は様変わりし、日本国内では今後の発展がありうるのか疑問視する向きさえある。ここでは、日本の半導体デバイス研究が置かれている状況を再認識し、10年後の研究を見据えて、特に大学における半導体デバイス研究を見直す機会としたい。

2. シリコン半導体デバイスの進展

2-1

技術の進展を表す代表的数値

図表1に、シリコン系半導体デバイスの進展を表す代表的なサイズを示した。微細加工技術の程度を表す数値として、まず、集積回路における配線の線幅とトランジスタのゲート長が用いられる。これらの実現には主にリソグラフィの性能向上が寄与している。特に米国では現時点で最も微細加工可能なEUV(極紫外線)露光技術を用いた研究コンソーシアムが組まれており¹⁾、すでにゲート長10nm以下のトランジスタ動作が報告されている²⁾。日本でもこれらを追ってEUV露光技術に関するプロジェクトが開始されている³⁾。

一方、半導体デバイス研究は、たとえ、その一部のみを研究しようとしても、処理装置のシリコン

ウエハサイズが揃っていなければ回路を試作することができない。今後、新規投資で建設されるラインは、主として300mm(12インチ)ウエハを取り扱うファブであり、新規半導体製造装置の開発もこのサイズに焦点が絞られている。半導体製造設備では製造プロセスのノウハウのほとんどは装置に組み込まれる形になっているため、新技術は新規開発装置でのみ実現できるという場合が多かった。したがって、たとえ研究と言えどもウエハサイズを無視することは事実上不可能であり、工場で製造ラインを整備する場合と同じように、ウエハサイズも研究開発の世代を表す数値として重要と言える。

少なくとも1990年代までの半導体デバイスの研究は、これらのサイズやクロック周波数などの性能指数という定量的な数字で表さ


れることによって、明確に世代が交代することが特徴であった。ITRSロードマップ(国際半導体技術ロードマップ: International Technology Roadmap for Semiconductors)は毎年見直され、しかも世界中で共通認識されている⁴⁾。研究期間と実際の製品製造時期も具体的なタイムスケジュールが組まれている。それだけ研究成果の定量性が問われるということであり、また評価手法が確立しているとも言える。

2-2


微細化に関する研究動向

ITRSロードマップ⁴⁾によれば、最も微細化の進んだシリコン系半導体デバイスの線幅は2004年には100nm以下になり、まもなく量産レベルでもナノテクノロジーの領域に突入する。大容量を目指す

図表1 シリコン半導体デバイス研究の進展を表す代表的数値



図表2 代表的半導体デバイスの進展



(慶應義塾大学黒田忠弘教授の作成資料による)

メモリに代わって、最近では動作速度発展を目指すロジックICが先端技術を牽引するようになり(図表2)、半導体デバイスの進展を表す指標に線幅よりもむしろトランジスタのゲート長を用いる機会が増えている。


ゲート長のほうは、すでに研究レベルでは10nm以下に突入し、2002年12月にはゲート長を6nmまで縮小してもトランジスタ動作

することが発表された²⁾。要素技術においては、研究開発成果は予測を超えるすさまじい速度で進展している。特にロジックICの微細化や性能指数においては、研究成果の発表を追いかける形で、毎年ロードマップが前倒しに書き換えられるという現象が起きた(図表3)。付け加えるならば、同じくトランジスタのゲートを構成するシリコン酸化膜の膜厚に関して

も、7nmという厚みでデバイス構成が可能という発表が成されている⁷⁾。

6~7nmという数字は、シリコン単結晶中のシリコン原子間距離(約0.3nm)やシリコン酸化物中のシリコン-酸素イオン間距離(0.4~0.5nm)を考えると、原子が一方方向には十数個しか並んでいないということであり、実際に機能する膜厚としては驚異的な数字である。また、これが2020~2030年

図表3 ロードマップの加速



(東工大岩井研究室作成資料による)

頃に到達すると言われるシリコンデバイスの限界説の要因でもある。しかも、上記のような要素技術のみで半導体デバイスが構成できるわけではなく、ここ数年で確実に到達するはずの領域においてさえ未解決の大きな技術的障害の数々 (Red Brick Wall) が指摘され⁸⁾、現時点では壁を乗り越えられるかどうかに関して明確な技術的見通しがあるわけではない。しかし、過去において、半導体デバイス研究は常に前述のような要素技術の研究結果がロードマップを

先導し、見通しが付いていない技術もそれらに合わせるように開発されてきた経緯がある。この結果、半導体デバイス製品の開発は、あたかも法則に則ってほぼ直線的に進んでいるかのように見え (図表2)、これらは提唱者に因んでムーア (Moore) の「法則」とまで言われた。言い換えると、半導体デバイスの研究成果は何度も限界説を打破してきた歴史をもつのである。一方、最近では、微細化の限界より先に消費電力の過密化による発熱が致命的な問題になりそうだと

いう予測が共通認識されてきた⁹⁾。低消費電力化を図るためには、低電圧駆動が鍵であり、回路設計から見直しが急務である。さらに、低消費電力化の限界を打ち破るために、半導体トランジスタを超える新原理デバイスも提案され¹⁰⁾、今後10～20年間は現状の半導体デバイスの延命研究と新デバイスの創製研究が同時に進むことになる。ただし、まだ不透明な新規デバイス創製研究の成果のみに情報化社会の明日を託すという選択はありえまい。

3. 半導体デバイス研究を取り巻く状況

3 - 1

日本の半導体産業が置かれている状況

かつて1980年代後半から90年代前半には、日本の半導体デバイス研究は世界の先導役であった。特に大容量メモリを中心とした優れた製造技術開発により、日本は「電子立国」であり「半導体は産業の米である」とまで言われていた¹¹⁾。日本の半導体デバイス産業は、1970年代から生産額で平均年率11%の成長を遂げ、2000年には我が国のGDPの約1%を占め

るに至っている¹²⁾。また、1990年代の研究開発投資の対売上高比率や設備投資は約15～20%という高水準を保った。これらの数字は、この分野が日本の産業全体の研究開発および設備投資の大きな牽引力でもあり続けたことを意味する。このように、過去にはかなり着実な実績を残してきたシリコン半導体デバイス産業ではあるが、1990年代後半の衰退は図表4に示すとおりである^{5, 12)}。現時点で、世界市場における日本のシェアは、ほぼ1970年代の水準である。この間、世界の半導体デバイス生産量は多少の増減はあるものの増

加傾向を続けており、1980年代後半から競争力を落としたのは日本だけである。関連する業界、例えば半導体製造装置メーカーもデバイス業界の衰退を追いかけるように世界シェアを減らしている。内容をみると、かつて日本の優位性の代名詞であったDRAM (Dynamic Random Access Memory: 揮発性のランダムアクセス記録デバイス) は韓国・米国・欧州の各企業のはるか後塵を押し、ついに国内1社に統合して再起をかけることになった。米国企業のMPU (Micro Processor Unit) は、依然他国の追随を許していない。ゲー

ムマシン・CCD（固体撮像素子）・Flashメモリ（不揮発性の記録デバイス）等においては、日本はまだ優位を保っているが、製造面のみを受け持つファウンドリというアジアの1990年代のビジネスモデルに、それらの製造現場も切り崩されつつある。詳細については数多くの分析レポートが出されており⁵⁾、ここではこれ以上の数字は省略する。


さらに、日本の半導体デバイス事業は電機業界の中に存在するという特殊事情を有し、背景には電機業界自身のもつ構造的な問題が存在するため¹³⁾、半導体産業だけを切り離して議論することができない。日本の電機業界は多かれ少なかれ百貨店的な品揃え戦略（コングロマリットの経営）をとっており、特定地域内でのみ有効と考えられるこの戦略が半導体事業にも持ち込まれているために、個別には優位性を維持しうる製品群があっても世界的に見れば競争力が失われつつある。日本の半導体産業界が抱える問題はかなり根深い。少なくとも、日本は1990年前後に何かを見誤ったことだけは明らかである。過去の成功体験が、技術的変化やビジネスモデルの変化に気づくのを遅らせたという分析もある¹⁴⁾。

3 - 3

研究開発視点の方向転換

1990年前後に日本のシリコン系半導体デバイスが世界のイニシアティブを取れた時代に、日本が最も強い力を勝ち得た分野はDRAMを中心とするメモリの製造技術であり、微細化が技術開発の先導役であった。しかしながら2000年代に入り、必ずしも「DRAM」や「微細化」のみが研究開発のキーワードでは無くなっているという事実がある。この背景として、1990年代に世界的なレ

図表4 半導体デバイス分野における日本の産業力推移



(財機振興協会経済研究所井上氏の提供資料による)

ベルで、製品分野や応用分野を特化するあるいは製造段階の一部に特化するという分業のビジネスモデルが確立したことが挙げられる。百貨店的な品揃え戦略をとって、製造過程の全ての段階をひとつの企業内でクローズさせるという1990年代前半までのモデルを引きずっているのは、現時点では日本のみととってもよい。現在は、製品分野にしる製造過程にしる、ある一部に特化し、その狭い分野において世界的シェアを目指すことが高い収益につながっている。これにともなって、研究開発は目指すデバイスや応用分野に応じて目標設定が異なり、単に「微細化」を求めることが重要では無くなっている。例えば、日本の企業の多くは既に「DRAM」事業から撤退し、次世代の目標設定を「SoC (System on Chip)」技術や「通信デバイス」と位置づけているが、これらの目標設定に対しては、これまでのような「微細化」研究は

必ずしも第一義的ではなく、むしろ「低消費電力化」のほうが優先であるという考え方が出てきている。一歩下がって考えてみれば、DRAMへの集中や微細化の優先は主に工業的効率追求の結果であった。「DRAM」はユーザーから見れば必ずしも理想のメモリというわけではない。また、「微細化」は、キャパシタンス低減等の性能面のメリットも重要ではあるが、第一には小型大容量化という製造コスト低減が目的であろう。すなわち、これらは必ずしも顧客満足型のキーワードではない。これらに比べれば、「SoC」や「低消費電力化」は、いくらかユーザー側の視点に寄ったキーワードと言えるであろう。以上のような背景から、10年後の日本を考えるうえで、シリコンデバイスの微細化限界を真剣に議論することが果たして重要なのだろうか、という疑問の声もある。

4. 日本における研究開発の主体

4-1

学会発表件数の推移

1990年前後に日本のシリコン系半導体デバイスが世界のイニシアティブを取れた時代に、日本が最も強い力を勝ち得たのは、「DRAM」を中心とするメモリ技術であり、すなわち「微細化」研究であった。それでは、日本の研究を支えた母体はどこであったのだろうか。この研究分野で代表的な次の2学会、IEDM (International Electron Devices Meeting)¹⁵⁾とISSCC (International Solid-State Circuits Conference)¹⁶⁾における発表件数(採択件数)の推移を調査した結果が図表5および6である。これらの学会は論文の採択率という点では比較的厳しく、研究のオリジナリティの他に、完成度が問われる傾向にある。

日本からの発表件数は、1990年代はある程度の件数を保ってきた


が、2000年以降横ばいかむしろ減少傾向にある。米国勢は1980年代から優位を保持しており、1990年代後半からは欧州とアジア諸国の伸びが特徴的である。2000年代の欧州とアジア諸国の件数増加は、産業競争力の躍進をそのまま反映している。特筆すべきことは、1990年前後の日本からの研究発表は、ほとんど企業等から成されたものであり、大学からはごく稀にしか発信されなかった点である。これは、米国では常に大学から一定発表が成されてきたこととは対照的である。また、図表6において、日本以外のアジア諸国(オセアニアを含む)からの発表は、ほぼ全て大学からの発表であることも注目に値する。これだけ大きな研究分野で、まだ成熟段階に達していなかった研究分野において、日本の偏った傾向はむしろ特異であったと言える。細かく中身を見てみれば、日本の大学の半導体デバイス研究は、シリコン半導

体デバイス研究に比べて化合物半導体系の研究が非常に多いことがもうひとつの特徴である。

シリコン半導体デバイスのうちでも特に製造技術に関わる研究は、ある程度の規模をもつ研究施設を有しないと成り立ちにくいこと、すなわち、大きな規模のまとまった研究投資を必要とする面をもつ。日本において、1990年前後にこれらの条件が整う場所は企業内にしかなく、しかもその研究活動は企業の中で閉鎖的に行なわれたわけである。企業側も大学を学生の供給場所としか見なさず、研究成果はほとんど期待しなかった。


1990年代後半になると、日本においても若干ではあるが大学からの研究発表が見られるようになる。これには、第1期科学技術基本計画を踏まえたいくつかの施策、具体的には企業出身者の大学教員への採用や、大学の研究室から民間へデバイス試作を委託できる手段(大規模集積システム設計

図表5 IEDMの論文採択件数推移(地域別比較)



(東工大岩井研究室提供資料)

図表6 ISSCCの論文採択件数推移（地域別比較）



(東工大岩井研究室提供資料)

教育研究センター：VDEC、1997年運用開始¹⁷⁾の新設などの産学連携政策が功を奏したと考えられる。米国においても、1980年代後半に、それまで研究の中心的存在であったベル研究所から大学への大きな人材流動が起こり、このことが1990年代の米国における大学の研究発展を支えたと言われている¹⁸⁾。日本においても、1990年代後半から人材の流動が、これらの学会における研究成果の発表へ繋がっているのではないかと推測される。また、VDECのような企業への委託試作手段は、特に大学の設計技術に関する研究の強化に繋がったと言われている。これは大学の研究と企業の試作ラインが有機的に結びついた産学連携の一例と言える。実際に、国内の大学におけるシステムLSI設計技術は、十分に産業界に通用するレベルも達成されており、試作や製造をファウンドリに委託する形の大学発ベンチャーが生まれている¹⁹⁾。この分野は世界のどこにいても研究が可能であり、今後はヴァーチャルな研究機関を設立しても有効に

働くはずである。大規模な投資を必要としない研究分野では大学のハンディは解消されつつある。

4 - 2

日本で現在進められている研究プロジェクト


図表7は、シリコン系半導体デバイス研究プロジェクトを線幅およびゲート長のスケールと時間スケールで表したものである。2007年度までのいくつかのプロジェクトがすでに進行中である。研究投資を集約して共同研究することにより研究効率を高めることがプロジェクト化の目的であり、多くは前述のRed Brick Wallを解決することを具体的目標に掲げている。

個々のプロジェクトの目標や規模は各ホームページ等を参照されたい。ここでは、どのような母体をもつかについて述べるにとどめる。

「あすかプロジェクト」は、システムオンチップ (SoC) 技術を開発するための民間主導プロジェクトである。(社)電子情報技術産業協会 (JEITA)²⁰⁾内の半導体コ

ンソーシア委員会 (11社) 下にある(株)半導体先端テクノロジーズ (SELELTE)²¹⁾が推進する。したがって、構成員はほとんど株主社 (11社) および委託社 (2社) からの出向者で成り立っている。これらはすべてデバイスメーカーであり、委託社として外国企業も参加している。「半導体MIRAIプロジェクト」²²⁾は、(独)産業技術総合研究所次世代半導体研究センター、ASET (超先端電子技術開発機構)²³⁾に参加する企業25社 (半導体デバイス製造企業14社・製造装置及び材料系企業11社)、さらに20の大学研究室が参加している。産学官連携のプロジェクトであると言えるが、その構成員の多くは民間企業経験者あるいは出向者である。「HALCAプロジェクト」は、上記2プロジェクトとは趣旨が異なり、多品種・少量生産に対応する半導体製造技術の生産性を高めようとする産官学連携プロジェクトであるため、図表7には記載されていない。このプロジェクトは装置・周辺設備関連企業の寄与が大きい。成果情報

図表7 半導体関連プロジェクトの領域



(東工大岩井研究室作成資料による)

がほとんど公開されていない。

以上の3プロジェクトは、茨城県つくば市の(独)産業技術総合研究所内に2002年6月に竣工した「スーパークリーンルーム産官学連携研究棟（総工費252億円）」²⁴⁾を中心に進められている。同棟には面積3000m²と1500m²の二つのクリーンルームがあり、前者はクリーン度クラス3で「あすかプロジェクト」が使用、後者は同クラス5で「半導体MIRAIプロジェクト」と「HALCAプロジェクト」が使用している。同施設には3プロジェクト合わせて400名以上の技術者が参集、合計投資額は1000億円超と報道されている。それぞれ独立のプロジェクトとしてスタートとしたが、ごく最近になって一部で協力体制が始まった²⁵⁾。

この他、最も早い成果を期待されているプロジェクトとして、(株)先端SoC基盤技術開発(ASPLA: Advanced SoC Platform Corpora-

tion)²⁶⁾が設立されている。民間主導ではあるが、平成13年度2次補正予算に基づき、(独)産業技術総合研究所が整備する「次世代半導体設計・製造技術共同研究施設」として約350億円の国家予算がつぎ込まれる予定であり、民官共同の一種のプロジェクト的性格を持つ。実際の施設は民間企業のクリーンルーム内に存在する。JEITA下の(株)半導体先端テクノロジーズ(SELETE)²¹⁾や(株)半導体理工学研究センター(STARC)²⁷⁾などの成果の具現化することが目的されており、大学の直接的な寄与は無い。なお、2003年度から3年間の予定で配線材料研究中心の「次世代半導体ナノ材料高度評価プロジェクト」も計画されているが、これも民間企業がその費用の50%を負担することになっている。

少なくとも2007年までは、以上の各プロジェクトの成果を出すことが第一優先であろう。これら

は日本の半導体産業の危機的状況を救うべく、完全にニーズ志向で開始されたものであり、確実に成果が達成されなければ日本の産業競争力の一層の低下に繋がりにかえない。

シリコン半導体デバイスの製造技術に関する研究としては、日本の現存プロジェクトは依然として民間企業の寄与がほとんどで、事実上大学が主体になるプロジェクトは存在していない。また、現時点までには、10年後を見越した配線幅で50nm以下(ゲート長で10nm以下)の世代を目指したデバイス研究プロジェクトは、国内には存在していない。2002年に(財)新機能素子研究開発協会(FED)新技術探索型討論会(コーディネータ:平本俊郎東京大学教授)において、これらをふまえて約10年後のサブ10nm世代についての課題が話し合われ、大学主導のプロジェクト案が出された²⁸⁾。

5. 諸外国における研究施設の例

5 - 1

世界のシリコンデバイス研究施設

図表8は、大学が容易に参加できる先端デバイス試作施設（ゲート長：sub 50 nm級）の位置を示した世界地図である。これを見ると、そのほとんどは、施設自体が大学の中にあるか、または大学に隣接しているかのどちらかであり、産学官連携により地域的にハイテクゾーンを形成することが鍵となっている。大学の大きな関与は、教職員自身の発展とともに、即戦力としての研究開発者を企業に供給する意味においても重要な役割を果たしている。図表8中のSUNY Albany、IMEC、CEA-LETI（MINATEC）などは、政府や地域が肩入れしているプロジェクトの場である。これらの中には、すでに300 mmウエハ対応ライン、または今後300 mmラインに変更予定である施設もいくつか含まれる。300 mmウエハ対応ラインの建設および設備には、いずれも数百億円以上の規模の集中投資を必要とする。したがってこのような大型投資の背景には、シリコンを中心としたデバイスは今後数十年

以上ハイテクエレクトロニクスの主流であるという各国の共通認識があると考えられる。

5 - 2

欧州の例

一例として、フランスのMINATECプロジェクト²⁹⁾に建設中の300mmウエハの研究施設NANOTEC 300を紹介する（図表9）。MINATECの詳細に関しては、本誌2002年3月号を参照されたい³⁰⁾。MINATEC複合センターには最先端設備を持つ共用ラボ、理工学大学・大学院、ベンチャーのインキュベーションセンターが作られ、シリコン集積回路研究はその中心におかれている。各プラットフォームの合計予定人員は、大学・大学院教員500名、学生1500名、研究機関：応用研究800名、基礎研究400名（微細技術分野研究：1000名）、企業：500～1000名とされている。設置場所のグルノーブル市は、半導体産業、バイオメディカル、電子機器産業が強い産業組織を持ち、また、国立、欧州機関所属、大学所属の研究所が非常に多く集中しており、それらがMINATECの母体となっている。図表9に示すとおり、


MINATECプロジェクトは、支持母体のひとつであるCEA-LETI（仏原子力庁電子・情報技術研究所）のすぐ隣に建設されている。CEA-LETIは産業界からの外部資金調達も重要視しており、シリコン半導体デバイス研究分野の外部資金は全体の60%（41Mユーロ）を占め、“Silicon technology as a driver in CEA-LETI”と位置付けている。さらに近隣には、欧州最大の通信デバイス企業であるSTマイクロエレクトロニクス社³¹⁾の多くの事業所が存在する。

5 - 3

アジアの例


アジアの国々では、この研究分野に限らず工業および学際地域が集中化する傾向がさらに強く、それらは国家的な政策によって意図されたものである。一例として、1980年に台湾行政府によって開設された新竹科学工業園区を挙げる。この地区には各種優遇措置がとられており、工業技術研究院（ITRI）、国立清華大学・国立交通大学、6大産業（半導体、コンピュータ部品、情報通信、オプトエレクトロニクス、精密機器およびバイオテクノロジー）関連企業

図表8 世界のシリコン半導体デバイス研究機関（日本を除く）



（東工大岩井研究室作成資料による）

図表9 欧州で建設中の研究施設



290社以上が集中し、研究者・技術者の総数が72,000人に達するとされている。国立交通大学（NCTU：National Chiao Tung University）は、卒業生の8割が同園区内で就職する地域密着型工科大学である。1980年代から誰でも有償で利用できる大学内の半導体試作設備（Semiconductor Research Center）³²⁾を有し、ホームページから各ラインへ簡単にアクセスすることが可能である。この施設の目的には、学生のトレ

ーニングとともに、学外への処理サービスが挙げられている。現在は4～6インチのウエハサイズが入り混じった装置群になっているが、別途 Nanotechnology Fab.（クリーンルーム総面積3,300m²）を建設中であり、2004年度には運用開始する予定である。しかし、この大学が今後最も力を入れるのは、実はハード面の研究ではなく、Si-Softプロジェクト（国家誘導計画Si-Soft）³³⁾という国家プロジェクトである。これは3年間でLSI

設計の専任教授を250人増員し、設計人材を毎年千人規模で輩出するという大規模な計画である。この背景には、1980年代後半から90年代にかけて労働集約型から投資集約型へ移行し成功を取めた台湾半導体産業ではあったが、2000年代には投資集約型産業は中国へ中心が移るとの予測から、今後は知識集約型に移行すべきという考えがある。

6. 10年後の技術予測

以下は、複数の研究者から意見をうかがった10年後の半導体デバイス将来像である。

①少なくともシリコンウエハ上に形成されるデバイスであり、かつCMOS構造をもつ（図表10）という2点は、10年後も変わらないと考える研究者が多い。つまり、たとえ半導体がシリコンからカーボンナノチューブなど新材料に代わろうとも、シリコンウエハ上にComplimentary（相補的）な回路をMOS（金属—酸化物—半導体）構造で形成するという基本は変わらないとする考え方である。

②ITRSロードマップがある程度予測どおり進めば、10年後においては、新原理デバイスの登場を待たずとも、シリコンデバイスの延長線上でユビキタス社会は達成できるはずである。例えば、2005年以降にMPUの動作速度は製品レベルで10GHzを越すと予測されている。


③至近の問題として、低消費電力化のため低電圧化などを図ることが急務であり、微細加工技術よりもこの点が②を律速する可能性がある。

④デバイス研究トレンドには、標準化とカスタム化の波があり、現在注目している「SoC

化」という標準化の研究開発の波は2007年ごろには一段落し、10年後は再びカスタム化が研究のメインテーマに浮上する（図表11）。次のキーワードと目されているのは、ハードウェアとソフトウェアの同時協調設計（HW/SW co-design）という考え方である。


⑤微細化では、MOSトランジスタで縮小速度が最も速く、デバイスレベルでゲート長10nm以下に到達するのは2010～2016年頃になる。ただし、微細化とは単に10nm以下の微細加工技術を確立することではなく、線幅25nm以下相当およびゲート長

図表10 10年後まで基本的考えとして不変と予測されるCMOS構造



(東工大岩井研究室作成資料による)

図表11 シリコン半導体デバイス研究における標準化とカスタム化のトレンド



(慶應義塾大学黒田忠弘教授の作成資料による)

10nm以下相当の性能を実現させることである。

⑥⑤を実現するためには、新材料・新プロセス・新構造の積極的導入が必要である。ただし、これらが進展しても、回路技術における革新という手助けはどうしても必要である。

⑦当然、微細化研究の焦点は10年後には10nm未満の技術に移っている。物理的な限界に近づくことから、10年後以降は全く異なる新たな技術分野が育つ可能性もある。

問題は、これら全てに対応する研究開発を日本国内で進めるべきかどうかである。特に、⑤～⑦の

研究を行なうには諸外国並みの大型プロジェクトと多額の研究投資が必要になるため、他に優先して投資すべき研究であるかどうか、真剣に議論されなければならない。

特に、今後の新材料導入などの技術開発ハードルは、かなり高いことを認識しなければならない。比較的容易に取り入れられたシリコンの金属間化合物化(シリサイド形成)、酸化物に代わる窒化物、金属膜の固溶化、配線材料の変更、低誘電率層間膜材料などはすでにある程度は導入済みで³⁴⁾、今から検討すべき残った課題は昔から検討されているにもかかわらず未だ達成できない難しい技術ばかりである。例えば、ゲート絶縁膜にシリコンの酸化物以上の誘電率を持

つ材料はICの創成期から30年間以上も検討されているが未だに達成できない。逆に言うとそれだけシリコンの酸化物は安定な素晴らしい材料であり、これを越えるのは相当高いハードルである。また、DRAM等のキャパシタに用いる高誘電率膜も10年以上前から大きく注目され³⁵⁾、学会発表も非常に盛んに行われたにもかかわらず、日本の多くの企業がDRAM撤退するまでに間に合わなかった。これらの新材料導入に関しては「人・物・金をかければ何とかなる」といった力づくの微細化技術の延長線では解決できない。これまでの経緯からしても、問題解決が構造変更(主としてサイズの微小化)か新材料導入かと

いう選択では、常に前者が勝利をおさめてきたのである。

もうひとつの注目点は、④のハードウェアとソフトウェアの同時

協調設計にあると考えられる。このカスタム化の考え方では回路の個々の性能向上を図るよりもシステムの最適化が優先され、ハード

ウェアにおいては一部の敏感な先端性よりも全体のロバスト性のほうが重要視されると推測される。

7. 日本の大学におけるシリコン半導体デバイス研究を考えるうえで

7-1

重点配分の必要性

今後の半導体デバイスの研究はますます大きな投資を必要とするようになり、比較的少額の研究予算を多くの研究機関に配分する形の研究投資は効を奏しない。特に諸外国の研究施設に匹敵するような施設を開設するには数百億円以上のまとまった研究投資額をかける必要があり、さらにその後も継続的な施設維持費が必要になる。すなわち、国の施策という意味でも、ひとつの大学における予算配分という意味でも、重点化は必須であり、それに対してのコンセンサスを得る必要がある。これは過去においては容易なことではなかったが、国の科学技術施策の重点化、および2004年度に予定されている国公立大学独法化に伴う権限の学長への集中化など、これを実施し得る環境は次第に整いつつある。

しかし、この対極の考え方として、研究体制の確立としては諸外国の後塵を拝していることを認識し、ここで中途半端な研究投資をするくらいなら、デバイス研究への投資はむしろ止めて国内では設計技術開発を中心と割り切る大学も出ている。例えば、福岡県や北九州市を中心としたシリコンシーベルト構想³⁶⁾では、すでに、日本という行政圏で研究を考えずに、アジアの一員としてより広い観点からデバイス研究を考えようとしている。

7-2

コンセンサス作り

前述のような集中的な研究投資を実現するためには、これらの研究開発が日本国内でどうしても必要であるというコンセンサスが得られなければならない。まず、大学においても、今後の日本が何を求めていくかの議論が真剣に行われるべきである。残念ながら、日本の産業界では、大学のこの分野への研究貢献が非常に少なかったという認識が一般的になっており、これはとても一朝一夕で挽回できるものではない。1990年代の日本で通用した「電子立国永続のために当然必要」などという大局的なストーリーは、もはや現在では通用しない。現時点までの大学においては、10年後の日本を目指して、この分野で投資額の大きい研究を行なう必然性に関しては、説得力のある理由付けが欠けているように思われる。特に、今後は微細化技術開発において盲目的に世界のトップレベルを目指すことが、日本の産業力強化には必ずしも繋がらない可能性があり、微細化のキーワードのみで社会的コンセンサスを得ることは難しい。日本の経済状況が完全に回復するまで当分は、国の産業戦略と合致しないと看做される研究は社会的コンセンサスが得にくい、という傾向が続くであろう。

7-3

考える具体的施策

客観的に見て、現在の日本の大

学におけるシリコンデバイス研究人員および設備は、諸外国に比べると相対的には弱体化しつつある。特に大学設備は1980年代のまま維持されている状態で貧弱さが目立つ。現時点で、シリコンデバイス研究が可能であると考えられる東北大学と広島大学の設備は主に2インチ研究施設から成り、しかも学外への門戸は閉じていた(注：東北大学施設は新規融合分野の試作設備は学外にも開放されている。また、広島大学施設は2002年度から文部科学省「ナノテクノロジー支援プロジェクト」への参画で現在は学外からのアクセスが可能になった)。このため、純粹の大学出身者からはシリコンデバイス研究のニューリーダーは現れにくいという傾向が、かなり以前から続いていることにも、やむをえない面がある。現時点では、世界と比肩しうるシリコン半導体デバイス研究成果を出すためには、VDEC¹⁷⁾等の外部の委託システムを利用するしかない。

今後、もし諸外国を範として具体的なデバイスやプロセス研究を進めていくとすれば、地域の企業を巻き込んで大学を中心とする新シリコンデバイス研究開発ハイテクゾーンを作る、あるいは、既存の国内企業の研究所や試作ラインを国が買い上げてそのまま転用する、といった手段が考えうる。もし新施設を作らないのであれば、企業からの大学への寄付講座を積極的に設け、事実上は企業施設内に研究室を置くというのも一案であろう。いずれにしても大学当局が研究室と企業の取次ぎを進めるような仕組み作りが必要であろう。

仮りに日本の大学が諸外国並みにこの分野の研究を行なおうとする場合、施設面の投資だけでは不十分で、大学側のかなりの意識改革が求められることになるだろう。外部研究者のアクセスの容易性、有償でのファウンドリ的なサービスなどにも便宜を図るべきである。また、これに関わる大学の研究は、従来の学科の枠組みを超えて、例えば材料工学・化学工学・機械工学なども含めて、大学の内外を問わずドラスティックに人材を流動化させることで効果を高める必要がある。教授と言えども全くの新規分野に挑戦できるような仕組みを作らねばならない。また、このような施設はせいぜい全国にひとつであり、大学の研究室がそっくり移動すること、あるいは関連教員が大学間を転籍することなども厭うようであればその意味は半減する。

より具体的に考えると、クリーンルームの維持や装置管理には、研究者以外の技術者も数多く必要とする。現在の大学には最新クリーンルーム運営のノウハウは無いため、従来の大学の枠組みから出発した考えでは、施設を作っても運営していけないのが現実である。しかしこの点に関しても、研究者以外の技術者を雇用すること

が難しかった国公立系の大学でさえも独法化の後には不可能では無くなる。現在、産業界は人員の余剰感が強いと報道されており、国内にはデバイスメーカーのみならず装置・材料分野にも多種の余剰人材が存在する。特に独法化を迎える国公立大学にとっては、必要な人材流動を受け入れる体制を整えられるかがトリガーになると考えられる。

7-4

関わるができる時期はいつか

2000年代に入って日本企業の産業競争力がいっそう弱まり、この状況はしばらく回復の見込みが立たない。現在、国内の産業界では、製品分野ごとに大企業間の統廃合が進んでいる最中である。ただしそのスピードは世界的に見ればかなり遅く、統廃合が欧州並みに整い収益性を確保できるようになるまでにはさらに数年を必要とする予想されている。仮りに中長期的研究を国内で進めようとする場合にも、世界的レベルでの研究投資額を一企業内のみでまかなえる企業は、当分のあいだ国内には存在し得ない。現行の民間主導の各プロジェクトも、もし期待される

成果が得られなければ次世代への存続は疑問である。現行プロジェクト終了前にも、なんらかの政策的見直しが必要とされる可能性もある。ある意味で、混迷期にある今は大学が関われるチャンスとも言える。

産業界側からみても、これまで有効に機能していなかった大学や公的研究機関の力をいかに活用するかということが、新たなキーワードになる可能性がある。企業において1990年前後に盛んだった「中央研究所ブーム」は去り、現在は中長期的研究活動がかなり縮小されている。今後、このような中長期的研究課題を大学や公的研究機関が担うといった時間的分業も産学連携のひとつの形になりうる。より厳しい経済界からの意見として、好むと好まざるとに関わらず、今後の日本の研究において「学」が関わらないことはあり得ないとする声がある。R&Dリソースという観点から企業研究はもう財務的にもたず、R&D人材も抱えきれない。仮に雇用は確保できたとしても過去のような研究費用は捻出できない、というのがその根拠である。過去の失敗を踏まえて、産業界からの歩み寄りも必要であろう。

8. おわりに

現在の日本は、シリコン半導体デバイス研究への大規模投資の必要性を無条件に認めるには難しい局面に立たされている。しかし、世界的に見れば依然としてシリコン半導体デバイス研究はナノテクノロジー研究の最先端を走り、情報化社会を担う産業上の重要な位置を占めている。過去の日本において、シリコン半導体デバイス研究分野への大学の貢献が少なかったことは認めざるを得ない事実である。今後、この状態のまま半導

体産業界の復活を待つだけとするか、あるいは、大学発の研究成果が産業界へ寄与できる形にもっていけるか、10年後を見据えて、産学連携の研究テーマとして、この分野を見直すべきときに来ている。

謝辞

本稿をまとめるにあたり、東京工業大学岩井洋教授並びに同研究室の学生の皆さんに特に多大なご協力をいただきました。また、九州大学安浦寛人教授、東京大学平

本俊郎教授、慶應義塾大学黒田忠弘教授、(株)産業総合研究所廣瀬全孝MIRAIプロジェクト長、ザ・フューチャー・インターナショナル代表取締役八幡恵介氏、日本電気(株)NECラボラトリーズ福岡雅夫支配人、(財)機械振興協会経済研究所井上弘基研究主幹にも各種資料のご提供あるいは貴重なご意見をいただきました。ここに深く感謝いたします。

参考文献

- 1) 小笠原敦、次世代LSI用リソグラフィ技術の研究開発動向、科学技術動向2001年5月号
- 2) B. Doris, et al, "Extreme Scaling with Ultra-Thin Si Channel MOS-FETs", IEDM Technical Digest (2002.12)
- 3) 極紫外 (EUV) 光源開発等の先進半導体製造技術の実用化、http://www.mext.go.jp/b_menu/houdou/14/09/020908bd.pdf
- 4) I T R S パブリックサイト：<http://public.itrs.net/>
- 5) 井上弘基 他、半導体関連セクターに関する競争環境分析レポート、(独) 経済産業研究所報告書 (平成13年3月)、<http://www.rieti.go.jp/mitiri/m2001061301.html>
- 6) 黒田忠弘、システムLSI - 未来を作る -、<http://www.kuroda.elec.keio.ac.jp>
- 7) D. Kim, et al, "A 2Gb NAND Flash Memory with 0.044 μm^2 Cell Size using 90nm Flash Technology", IEDM Technical Digest (2002.12)
- 8) 廣瀬全孝、SoCを支える次世代半導体プロセス技術、応用物理、71 (9), p.1091 (2002)
- 9) 特集「低消費電力テクノロジー研究」、Design Wave Magazine、1997年9月号
- 10) 小口信行 他、単電子エレクトロニクス研究の動向 - 半導体集積回路の限界は突破できるか -、科学技術動向2002年11月号
- 11) 相田洋、電子立国日本の自叙伝 (全7巻)、NHK出版 (1995-1996)
- 12) 半導体産業戦略推進会議、我が国半導体産業の課題と対応 (2002.5) <http://www.meti.go.jp/kohosys/press/0002702/0/020508handotai.pdf>
- 13) 三品和弘、企業戦略の不全性、一橋ビジネスレビュー、vol.50 (1)、p.6 (2002年夏)
- 14) 産業構造審議会情報経済分科会、半導体産業の経験と課題~技術の変化と組織の変化~ (2002.3)、<http://www.meti.go.jp/report/downloadfiles/g20308h02j.pdf>
- 15) IEDM H P：<http://www.his.com/~iedm/>
- 16) ISSCC H P：<http://www.isscc.org/isscc/>
- 17) VEDC H P：<http://www.vdec.u-tokyo.ac.jp/>
- 18) H.Yamada, "Utilization of literature database for analysis of R&D activities", 7th International Forum on Technology Management, p.382 (1997)
- 19) 白川功、http://www.ise2.ist.osaka-u.ac.jp/shirakawa/farewell_lecture1.pdf、学生がLSIを開発できる時代：<http://www.synthesis.co.jp/other/message.html>
- 20) JAITA H P：<http://home.jeita.or.jp>
- 21) SELETE H P：<http://www.selete.co.jp>
- 22) MIRAI H P：<http://unit.aist.go.jp/asrc/mirai/>
- 23) ASET H P：<http://www.aset.or.jp>
- 24) スーパークリーンルーム産官学連携研究棟：<http://unit.aist.go.jp/asrc/mirai/project/scr.htm>
- 25) 半導体製造技術開発で産官プロジェクトが協力拡大、科学技術動向2003年1月号
- 26) ASPLA H P：<http://www.aspla.com/>
- 27) STARC H P：<http://www.starc.or.jp>
- 28) FED 新技術探索型討論会、10nmCMOS委員会報告書=サブ10nmCMOSデバイス基盤技術プロジェクトの提案=(2002年3月)：http://www.fed.or.jp/salon/10nm/10nm_houkokusho.pdf
- 29) MINATEC H P：http://www.minatec.com/minatec_uk/ (フランス大使館Newsletter ナノテクノロジー特集：http://www.affi.fr/Japan/Newsroom/Newsletter/nl_japan_103_nano_ja.pdf)
- 30) 小笠原敦、フランスの科学技術・イノベーション政策動向 - 産学官ナノテクノロジー・イノベーションセンター・プロジェクト MINATEC -、科学技術動向2002年3月号
- 31) 株STマイクロエレクトロニクス H P：<http://www.st-japan.co.jp/>
- 32) 国立交通大学SRC H P：<http://www.src.nctu.edu.tw/>
- 33) Si-Soft プロジェクト：<http://www.eic.nctu.edu.tw/SOC/doc/Sisoft-Eng.pdf>
- 34) 岩井洋 他、微細シリコンデバイスに要求される各種高性能薄膜、応用物理、vol.69(1), p.4 (2000)
- 35) 岩松誠一、やさしいULSI技術 - Gビットメモリへの挑戦 -、工業調査会 (1993)
- 36) シリコンシーベルト福岡構想：<http://www.slrc.kyushu-u.ac.jp/index-j.html>

.....